0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

核芯互联发布62.5MHz ~35.2GHz小数分频锁相环CLF4371

核芯互联 ? 2023-08-29 21:53 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

核芯互联发布射频锁相环CLF4371,CLF4371是一款低噪声宽频段的锁相环,支持整数模式和小数模式,可以工作在-40~85℃全温度范围。芯片采用3x3mm 超小型BGA封装,可以为用户节省面积,该产品也支持提供KGD以进一步节省面积。

芯片集成了4 个VCO,能够覆盖4~8.8GHz频段。通过输出分频器(分频比2,4,8,16,32,64可配),可以支持62.5M~4GHz频段。通过2倍频电路,可以支持 8~18GHz频段,再通过2倍频电路,可以支持18~35.2GHz频段。输入频率范围 100kHz~300MHz,支持差分输入和单端输入,支持方波输入和正弦波输入。同时,输入频率可以进行2倍频,或1~1023分频等供鉴频鉴相器(PFD)工作。电荷泵(CP)电流0.3mA~4.8mA 可配, 0.3mA/step。锁相环反馈通路多模分频器(MMD)分频比支持 4~65535。

f147ab34-465b-11ee-a2ef-92fbcf53809c.jpg


主 要 参 数

输出频率范围:62.5 MHz~35.2 GHz

输入频率范围:100kHz~300 MHz

带内归一化噪底: -230 dBc/Hz

归一化 1/f 噪底: -126 dBc/Hz

积分 rms jitter(10kHz~10MHz):

63 fs for 4 GHz output

67 fs for 8 GHz output

90 fs for 16 GHz output

120 fs for 32 GHz output

参考杂散:-80 dBc

锁定温度范围:-40~+85℃

支持片上滤波器, 片外滤波器两种选项, 减少 PCB

BoM 单一工作电压:3.3 V, 无需板上低噪声 LDO

支持差分和单端输出模式

电流:

175mA@Pout=0dBm for 4 GHz output

350mA@Pout=0dBm for 32 GHz output

封装尺寸:3mm×3mm BGA

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 射频
    +关注

    关注

    106

    文章

    5787

    浏览量

    170958
  • 锁相环
    +关注

    关注

    35

    文章

    598

    浏览量

    90023
  • ldo
    ldo
    +关注

    关注

    35

    文章

    2353

    浏览量

    157343
  • 核芯互联
    +关注

    关注

    0

    文章

    31

    浏览量

    2210

原文标题:核芯互联发布62.5MHz ~35.2GHz小数分频锁相环CLF4371

文章出处:【微信号:gh_0dbe96735e9d,微信公众号:核芯互联】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Analog Devices Inc. ADF4382x小数N分频锁相环 (PLL)数据手册

    Analog Devices ADF4382x小数N分频锁相环 (PLL) 是一款高性能、超低抖动、小数N分频
    的头像 发表于 06-04 11:15 ?378次阅读
    Analog Devices Inc. ADF4382x<b class='flag-5'>小数</b>N<b class='flag-5'>分频</b><b class='flag-5'>锁相环</b> (PLL)数据手册

    无杂散、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器 skyworksinc

    电子发烧友网为你提供()无杂散、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器相关产品参数、数据手册,更有无杂散、50 MHz
    发表于 05-23 18:30
    无杂散、50 <b class='flag-5'>MHz</b> 至 2.1 <b class='flag-5'>GHz</b> 单通道<b class='flag-5'>小数</b> N <b class='flag-5'>分频</b>频率合成器 skyworksinc

    ADF4155整数N/小数N分频PLL频率合成器技术手册

    ADF4155结合外部环路滤波器、外部压控振荡器(VCO)和外部基准频率使用时,可实现小数N分频或整数N分频锁相环(PLL)频率合成器。 ADF4155能够与外部VCO器件配合使
    的头像 发表于 04-25 14:15 ?421次阅读
    ADF4155整数N/<b class='flag-5'>小数</b>N<b class='flag-5'>分频</b>PLL频率合成器技术手册

    MAX2871 23.5MHz至6000MHz小数/整数N分频频率合成器/VCO技术手册

    MAX2871是一款超宽带锁相环(PLL),集成压控振荡器(VCO),可在整数N分频小数N分频模式下工作。与外部基准振荡器和环路滤波器结合使用时,MAX2871是一款高性能频率合成器
    的头像 发表于 04-25 13:55 ?493次阅读
    MAX2871 23.5<b class='flag-5'>MHz</b>至6000<b class='flag-5'>MHz</b><b class='flag-5'>小数</b>/整数N<b class='flag-5'>分频</b>频率合成器/VCO技术手册

    ADF4371带集成VCO的微波宽带合成器技术手册

    ADF4371 结合外部环路滤波器和外部参考频率使用时,可实现小数 N 分频或整数 N 分频锁相环(PLL)频率合成器。该微波宽带 VCO
    的头像 发表于 04-25 10:10 ?378次阅读
    ADF<b class='flag-5'>4371</b>带集成VCO的微波宽带合成器技术手册

    ADF4372带集成VCO的微波宽带频率合成器技术手册

    ADF4372 结合外部环路滤波器和外部基准频率使用时,可实现小数 N 分频或整数 N 分频锁相环 (PLL) 频率合成器。宽带微波压控振荡器 (VCO) 设计允许产生
    的头像 发表于 04-25 09:57 ?485次阅读
    ADF4372带集成VCO的微波宽带频率合成器技术手册

    ADRF6603 1,100 MHz至3,200MHz接收混频器,集成小数N分频PLL和VCO技术手册

    ADRF6603是一款高动态范围有源混频器,集成小数N分频锁相环(PLL)和压控振荡器(VCO),用于内部混频器LO的产生。 ADRF6603与ADRF6602共同构成了一个集成PLL/混频器系列,涵盖2100
    的头像 发表于 03-28 16:48 ?466次阅读
    ADRF6603 1,100 <b class='flag-5'>MHz</b>至3,200<b class='flag-5'>MHz</b>接收混频器,集成<b class='flag-5'>小数</b>N<b class='flag-5'>分频</b>PLL和VCO技术手册

    锁相环是什么意思

    锁相环(Phase-Locked Loop,简称PLL)是一种广泛应用于电子系统中的反馈控制系统,主要用于频率合成和相位同步。本文将从锁相环的工作原理、基本组成、应用案例以及设计考虑等方面进行详细阐述,以帮助读者全面理解这一重要技术。
    的头像 发表于 02-03 17:48 ?1527次阅读

    可编程晶振的锁相环原理

    锁相环(Phase-LockedLoop,PLL)是一个能够比较输出与输)入相位差的反馈系统,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,使振荡信号同步至参考信号。而锁相环
    的头像 发表于 01-08 17:39 ?662次阅读
    可编程晶振的<b class='flag-5'>锁相环</b>原理

    基于锁相环法的载波提取方案

    电子发烧友网站提供《基于锁相环法的载波提取方案.pdf》资料免费下载
    发表于 01-07 14:41 ?0次下载

    可编程晶振的关键技术——锁相环原理讲解

    扬兴科技的可编程晶振利用锁相环技术,实现了核心参数的随意编程定制。这意味着客户可以根据具体需求,在1MHz~2100MHz的宽频率范围内(精确至小数点后六位)选择任意频点进行定制。
    的头像 发表于 12-30 14:33 ?795次阅读
    可编程晶振的关键技术——<b class='flag-5'>锁相环</b>原理讲解

    MS72300——无杂散、2.1GHz、双环路小数 N 分频频率综合器

    MS72300 是一款双环路、小数 N 分频频率综合器,包含主环路和副环路锁相环。它具有频率分辨率高、输出频率切换快、相位噪声低的特点。欢迎咨询了解
    的头像 发表于 12-11 16:30 ?672次阅读
    MS72300——无杂散、2.1<b class='flag-5'>GHz</b>、双环路<b class='flag-5'>小数</b> N <b class='flag-5'>分频</b>频率综合器

    CDCE62005是否可以同时产生1.25GHz62.5MHz、33MHz

    CDCE62005是否可以同时产生1.25GHz62.5MHz、33MHz(或者33.333MHz)?
    发表于 11-11 10:50

    请问LMX2694-EP输出信号中有小数分频杂散该如何解决?

    大家好,如下图所示,输出的1GHz信号近端有小数分频杂散,后发现有的频点没有,有的频点会更多,小数分频的分子分母是计算出来可以正好输出1GHz整数频率; 相关配置:环路滤波器是用的参
    发表于 11-11 06:05

    锁相环PLL的工作原理 锁相环PLL应用领域

    锁相环(Phase-Locked Loop,简称PLL)是一种电子电路,它能够自动调整输出信号的相位,使其与输入信号的相位同步。这种电路在电子工程领域有着广泛的应用,特别是在频率合成、时钟恢复、调制
    的头像 发表于 11-06 10:42 ?2926次阅读