0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用ClockMatrix 2解决同步和时钟抖动挑战

星星科技指导员 ? 来源:瑞萨电子 ? 作者:Wei Xia ? 2022-04-25 10:41 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

固定外形开关

比萨盒开关在办公室和企业中变得越来越普遍,制造商已努力在降低成本的同时增加更多功能。披萨盒式交换机采用紧凑型设计,适用于高密度、高可靠性和灵活部署。与大型机架配置交换机相比,披萨盒交换机设备的功耗可以大大降低,以及对空间、电源、空调等机房基础设施的要求,帮助运营商降低总体拥有成本(TCO) )。

高速 SerDes 的时钟要求

在过去十年中,随着数据速率和数据中心数量的快速增长,现在可以支持新兴的数据密集型计算应用程序(例如机器学习神经网络)。如果我们使用 SerDes 数据速率作为指标,当今最先进的 4 级脉冲幅度调制 (PAM4) SerDes 运行速度为 112Gbps。现在可以在单个通道中支持 100G 以太网,这在 21 世纪初只有 180 个并行通道才有可能。为了支持用于设计 400G 或 800G 以太网和光网络的 112Gbps PAM4 技术,SerDes 的物理层参考时钟需要具有低于 150fs RMS 的相位抖动。如果加上 PCB 上的噪声考虑、元件布局限制、信号布线要求和电源去耦,硬件开发人员更喜欢这些物理层时钟的相位抖动接近 100fs RMS。由于典型的网络交换机还包括其他时钟,包括用于同步的时钟(下一节将详细介绍)、处理器ASIC、内存等,因此这是一种超高性能计时 IC,可在单芯片是首选。这有助于 PCB 设计人员拥有针对成本、面积、功率和性能进行优化的时钟树解决方案。瑞萨电子现在提供可满足上述所有要求的 ClockMatrix 2。首选在单个芯片中生成所有时钟要求的超高性能定时 IC。这有助于 PCB 设计人员拥有针对成本、面积、功率和性能进行优化的时钟树解决方案。瑞萨电子现在提供可满足上述所有要求的 ClockMatrix 2。首选在单个芯片中生成所有时钟要求的超高性能定时 IC。这有助于 PCB 设计人员拥有针对成本、面积、功率和性能进行优化的时钟树解决方案。瑞萨电子现在提供可满足上述所有要求的 ClockMatrix 2。

什么是时钟同步?

5G 正在实现连接的下一个前沿,恰如其分地命名为“物联网”,提供迄今为止最快的移动数据传输和广泛的覆盖范围。这种处理新服务的能力也对网络覆盖、网络性能和调度管理提出了新的挑战。运营商需要一个能够处理高数据速率和带宽、大用户群、更好的业务体验和更高效的运维的无线网络。

为了实现网络效率和保证小区覆盖,同步是所有电信网络的基本前提。5G 网络尤其提出了新的挑战,对在整个网络中分配同步参考的准确性和可靠性的需求不断增加。

图 1 是在不同步的网络中会发生的情况的示例。如果没有完整的时间和频率同步,任何关键服务,如移动切换(支持移动用户的呼叫或数据传输的无缝转换,在传输过程中,从一个基站到另一个基站,防止掉线或中止数据传输)都是不可能的。 此外,还需要频率同步来优化基站利用率并提高其效率。时间要求严格的应用程序和诊断也需要时间同步。

图像

pYYBAGJmCmqAPVnRAABmiow3AQY154.png

图 1. 网络同步

对以太网系统的时序要求变得越来越严格。传统上,这些系统是在集中式架构中实现的,在这种架构中,通过仔细注意编程以及具有确定性延迟的通信技术来满足时序约束。近年来,越来越多的此类系统利用更分布式的架构和现代网络技术,其时序规范比旧的更专业的技术更不严格。这导致了在此类系统中强制执行时序要求的替代方法。一种这样的技术是使用包含实时时钟的系统组件,所有这些都在系统内相互同步。IEEE 1588 精确时间协议 (PTP) 是一种跨分组交换网络 (PSN) 传输同步的时间协议。Master 将时钟编码为数据包,然后发送到 Slave。IEEE 1588 可以在没有网络支持的情况下用于端到端解决方案,也可以在网络支持的情况下使用(图 2)。

图像

poYBAGJmCmqAdcSgAAB2m4leUr0649.png

图 2. IEEE 1588 精确时间协议

介绍时钟矩阵 2

ClockMatrix 2 是一种超高性能、高精度、多通道定时解决方案,针对 400/800Gbps 光传输和有线网络应用进行了优化。基于 2019 年推出的用于 5G 无线和 100/200Gbps 有线网络应用的 ClockMatrix 设备,第二代系列提供了改进的性能,相位抖动低至 88fs RMS。

高度集成的器件提供了实现 IEEE 1588 的所有操作模式所需的所有功能,并具有抖动衰减功能。该器件提供超低抖动时钟输出,可用于数据速率高达 112Gbps PAM4 的同步以太网 SerDes,降低了设计复杂性和物料清单 (BOM) 要求,同时还允许客户将计时器件应用于广泛的各种网络应用。

ClockMatrix 2 系列的主要特点

高度集成的 6 通道精密定时源,无需为高速接口添加额外的抖动衰减器

时钟输出上的 88fs RMS 相位抖动支持高速串行链路的超低抖动时钟输出(高达 112Gbps PAM4 SerDes)

支持多种标准和协议,包括同步以太网 (Sync-E) 和 IEEE 1588

完全符合 ITU-T G.8262.1 和 G.8262 同步以太网标准以及根据 ITU-T G.8273.2 超过 C 类和 D 类时间精度要求的电信边界时钟要求

ClockMatrix 2 系统同步器可以与瑞萨电子互补的模拟和电源产品相结合,为各种应用创建全面的解决方案。例如,ClockMatrix 2与瑞萨的模拟和电源产品一起集成到200/400/800Gbps 固定外形开关解决方案的成功组合中。瑞萨电子提供 250 多种与兼容设备的成功组合,适用于广泛的应用和终端产品。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电源
    +关注

    关注

    185

    文章

    18428

    浏览量

    257382
  • 以太网
    +关注

    关注

    41

    文章

    5751

    浏览量

    176804
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    差分输出VCXO:低抖动时钟源助力光通信系统精密同步

    在高速光通信系统中,时钟信号的相位稳定性与输出结构决定了整个链路的同步能力与数据可靠性。传统的CMOS单端输出振荡器难以满足SerDes、CDR、PAM4调制等对低抖动与对称输出的要求。此背景下,集
    的头像 发表于 06-25 11:00 ?1219次阅读
    差分输出VCXO:低<b class='flag-5'>抖动</b><b class='flag-5'>时钟</b>源助力光通信系统精密<b class='flag-5'>同步</b>

    AD9547双路/四路输入网络时钟发生器/同步器技术手册

    AD9547针对许多系统提供同步功能,包括同步光纤网络(SONET/SDH)。该器件产生的输出时钟可以与两路差分或四路单端外部输入参考时钟之一同步
    的头像 发表于 04-11 09:37 ?389次阅读
    AD9547双路/四路输入网络<b class='flag-5'>时钟</b>发生器/<b class='flag-5'>同步</b>器技术手册

    电源轨噪声对系统时钟抖动的影响

    通过上一期我们了解到:数字电子产品中电源轨噪声和时钟抖动是有关联的,以及测量电源轨噪声的方案,接下来我们基于实际测量,揭示电源轨噪声对系统时钟抖动的影响。
    的头像 发表于 11-22 16:11 ?758次阅读
    电源轨噪声对系统<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>的影响

    抖动定义和测量

    引言:时钟抖动(jitter)是现代通信和数字系统中至关重要的性能指标之一,对数据传输速率和系统同步起着关键作用。本文将深入探讨时钟抖动的定
    的头像 发表于 10-21 16:15 ?1700次阅读
    <b class='flag-5'>抖动</b>定义和测量

    RobustRIO-E模块 时钟同步&分发,实现声音与振动板卡间及跨机箱时钟同步

    同步时钟发生器 + 同步时钟分发器
    的头像 发表于 09-14 15:00 ?518次阅读
    RobustRIO-E模块 <b class='flag-5'>时钟</b><b class='flag-5'>同步</b>&分发,实现声音与振动板卡间及跨机箱<b class='flag-5'>时钟</b><b class='flag-5'>同步</b>

    具有EEPROM的LMK05028低抖动双通道网络同步时钟数据表

    电子发烧友网站提供《具有EEPROM的LMK05028低抖动双通道网络同步时钟数据表.pdf》资料免费下载
    发表于 08-23 10:18 ?0次下载
    具有EEPROM的LMK05028低<b class='flag-5'>抖动</b>双通道网络<b class='flag-5'>同步</b>器<b class='flag-5'>时钟</b>数据表

    LMK05318具有两个频域的超低抖动网络同步时钟数据表

    电子发烧友网站提供《LMK05318具有两个频域的超低抖动网络同步时钟数据表.pdf》资料免费下载
    发表于 08-23 10:17 ?0次下载
    LMK05318具有两个频域的超低<b class='flag-5'>抖动</b>网络<b class='flag-5'>同步</b>器<b class='flag-5'>时钟</b>数据表

    CDCM7005高性能时钟同步器和抖动消除器数据表

    电子发烧友网站提供《CDCM7005高性能时钟同步器和抖动消除器数据表.pdf》资料免费下载
    发表于 08-21 11:44 ?0次下载
    CDCM7005高性能<b class='flag-5'>时钟</b><b class='flag-5'>同步</b>器和<b class='flag-5'>抖动</b>消除器数据表

    采用JESD204B的LMK5C33216超低抖动时钟同步器数据表

    电子发烧友网站提供《采用JESD204B的LMK5C33216超低抖动时钟同步器数据表.pdf》资料免费下载
    发表于 08-21 10:47 ?2次下载
    采用JESD204B的LMK5C33216超低<b class='flag-5'>抖动</b><b class='flag-5'>时钟</b><b class='flag-5'>同步</b>器数据表

    LMK5B12204具有两个频域的超低抖动网络同步时钟数据表

    电子发烧友网站提供《LMK5B12204具有两个频域的超低抖动网络同步时钟数据表.pdf》资料免费下载
    发表于 08-21 10:04 ?0次下载
    LMK5B12204具有两个频域的超低<b class='flag-5'>抖动</b>网络<b class='flag-5'>同步</b>器<b class='flag-5'>时钟</b>数据表

    CDCE72010十路输出高性能时钟同步器、抖动消除器和时钟分配器数据表

    电子发烧友网站提供《CDCE72010十路输出高性能时钟同步器、抖动消除器和时钟分配器数据表.pdf》资料免费下载
    发表于 08-21 09:26 ?0次下载
    CDCE72010十路输出高性能<b class='flag-5'>时钟</b><b class='flag-5'>同步</b>器、<b class='flag-5'>抖动</b>消除器和<b class='flag-5'>时钟</b>分配器数据表

    时钟抖动时钟偏移的区别

    时钟抖动(Jitter)和时钟偏移(Skew)是数字电路设计中两个重要的概念,它们对电路的时序性能和稳定性有着显著的影响。下面将从定义、原因、影响以及应对策略等方面详细阐述时钟
    的头像 发表于 08-19 18:11 ?2324次阅读

    时钟抖动与相位噪声的关系

    时钟抖动和相位噪声是数字系统和通信系统中两个至关重要的概念,它们之间存在着紧密而复杂的关系。以下是对时钟抖动和相位噪声关系的详细探讨,旨在全面解析两者之间的相互作用和影响。
    的头像 发表于 08-19 18:01 ?1828次阅读

    FPGA如何消除时钟抖动

    在FPGA(现场可编程门阵列)设计中,消除时钟抖动是一个关键任务,因为时钟抖动会直接影响系统的时序性能、稳定性和可靠性。以下将详细阐述FPGA中消除
    的头像 发表于 08-19 17:58 ?2969次阅读

    简述时钟抖动的产生原因

    时钟抖动(Clock Jitter)是时钟信号领域中的一个重要概念,它指的是时钟信号时间与理想事件时间的偏差。这种偏差不仅影响数字电路的时序性能,还可能对系统的稳定性和可靠性造成不利影
    的头像 发表于 08-19 17:58 ?4133次阅读