0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

详解Vivado与Modelsim关联方法及器件库编译

FPGA之家 ? 来源:博客园 ? 作者:A风筝 ? 2021-04-15 10:10 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

一、在vivado中设置modelsim(即第三方仿真工具)的安装路径。在vivado菜单中选择“Tools”——》“Options.。。”,选择“General”选项卡,将滚动条拉倒最底部,在“QuestaSim/ModelSim install path”栏中输入或选择modelsim工具的安装路径,如图1所示。

b26d950c-9d13-11eb-8b86-12bb97331649.jpg

图1 设置modelsim的安装路径 二、器件库编译。首先,在modelsim安装路径中新建一个名为vivado2014_lib的文件夹(路径和文件名可改),如图2所示。

b284283a-9d13-11eb-8b86-12bb97331649.jpg

图2 在modelsim安装路径下新建vivado2014_lib文件夹 接着选择vivado菜单“Tools”——》“Compile Simulation Libraries.。。”命令,如图3所示。

b30b1b1a-9d13-11eb-8b86-12bb97331649.png

图3 选择“Compile Simulation Libraries.。。”命令

在弹出的对话框中设置器件库编译参数,仿真工具“Simulator”选为ModelSim,语言“Language”、库“Library”、器件家族“Family”都为默认设置All(当然也可以根据自己的需求进行设置),然后在“Compiled library location”栏设置编译器件库的路径,这里选前面新建的vivado2014_lib文件夹,此外在“Simulator executable path”栏设置modelsim执行文件的路径,其他参数默认,如图4所示。

b335d986-9d13-11eb-8b86-12bb97331649.jpg

图4 设置器件库编译参数

设置好参数后点击“Compile”按钮开始器件库的编译。图5所示为正在编译器件库的过程中。器件库编译结束后给出编译报告,从报告中看出0个警告和0个错误,如图6所示。

b35e35ca-9d13-11eb-8b86-12bb97331649.jpg

图5 正在编译器件库的过程中

b3a151fc-9d13-11eb-8b86-12bb97331649.jpg

图6 器件库

编译结束后产生编译报告 打开modelsim安装路径下的vivado2014_lib文件夹,便可以看到已经产生了器件库,如图7所示。

b3af1d1e-9d13-11eb-8b86-12bb97331649.jpg

图7 已在vivado2014_lib文件夹中生成器件库

三、在vivado中关联了modelsim软件和编译器件库之后,就可以在vivado中调用modelsim软件对设计进行仿真了。

不过,在对每一个新建的工程设计进行仿真时需要进行一些设置。选择vivado菜单“Flow”——》“Simulation Settings.。。”命令或点击流程向导中选择“Simulation Settings.。。”命令,分别如图8和图9所示。

b3c1b898-9d13-11eb-8b86-12bb97331649.jpg

图8 从菜单选择“Simulation Settings.。。”命令

b3e30e80-9d13-11eb-8b86-12bb97331649.png

图9 从流程向导中选择“Simulation Settings.。。”命令

在弹出的对话框中,设置仿真工具为modelsim、仿真语言为verilog或VHDL或混合,当设计中用到vivado中自带的仿真工具时,还要指定器件库的路径,如图10所示。关于仿真的其他参数在这里就不作介绍了。

b3f2ffd4-9d13-11eb-8b86-12bb97331649.jpg

图10 设置仿真参数

设置好仿真参数后,如果设计文件和仿真文件也准备好,那么就可以开始对设计的功能进行仿真了。选择菜单“Flow”——》“Run Simulation”——》选相应的仿真类型或点击流程向导中的“Run Simulation”——》选相应的仿真类型进行仿真,如图11所示。

b400a792-9d13-11eb-8b86-12bb97331649.png

图11 选择相应的仿真类型进行仿真
编辑:lyn

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • ModelSim
    +关注

    关注

    5

    文章

    174

    浏览量

    48184
  • Vivado
    +关注

    关注

    19

    文章

    835

    浏览量

    68970

原文标题:Vivado与Modelsim关联方法及器件库编译

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Vivado无法选中开发板的常见原因及解决方法

    对应的器件信息和约束文件(XDC),大大简化工程初始化流程。然而,在某些情况下,我们可能会发现 Vivado 的界面中无法选中目标开发板,导致只能手动选择器件。那么,遇到这种情况该如何处理呢?
    的头像 发表于 07-15 10:19 ?539次阅读
    <b class='flag-5'>Vivado</b>无法选中开发板的常见原因及解决<b class='flag-5'>方法</b>

    瑞萨MCU方案:瑞萨RZ/G2L Bootloader单独编译方法详解

    会提出需要单独编译Bootloader的需求。为了满足用户需求,本文将介绍一种RZ/G2L上脱离Yocto的单独编译Bootloader的方法,从而能够快
    的头像 发表于 07-08 14:47 ?1565次阅读
    瑞萨MCU方案:瑞萨RZ/G2L Bootloader单独<b class='flag-5'>编译</b><b class='flag-5'>方法</b><b class='flag-5'>详解</b>

    达梦数据常用管理SQL命令详解

    达梦数据常用管理SQL命令详解
    的头像 发表于 06-17 15:12 ?765次阅读
    达梦数据<b class='flag-5'>库</b>常用管理SQL命令<b class='flag-5'>详解</b>

    AMD Vivado Design Suite 2025.1现已推出

    AMD Vivado Design Suite 2025.1 现已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。这一最新版本还新增了多项功能,可显著提升 Versal SSIT 器件
    的头像 发表于 06-16 15:16 ?650次阅读

    一文详解Vivado时序约束

    Vivado的时序约束是保存在xdc文件中,添加或创建设计的工程源文件后,需要创建xdc文件设置时序约束。时序约束文件可以直接创建或添加已存在的约束文件,创建约束文件有两种方式:Constraints Wizard和Edit Timing Constraints,在综合后或实现后都可以进行创建。
    的头像 发表于 03-24 09:44 ?3583次阅读
    一文<b class='flag-5'>详解</b><b class='flag-5'>Vivado</b>时序约束

    精密空调操作使用方法详解

    精密空调操作使用方法详解
    的头像 发表于 02-10 14:44 ?1160次阅读
    精密空调操作使用<b class='flag-5'>方法</b><b class='flag-5'>详解</b>

    每次Vivado编译的结果都一样吗

    很多FPGA工程师都有这种困惑,Vivado每次编译的结果都一样吗? 在AMD官网上,有这样一个帖子: Are Vivado results repeatable for identical
    的头像 发表于 11-11 11:23 ?1315次阅读
    每次<b class='flag-5'>Vivado</b><b class='flag-5'>编译</b>的结果都一样吗

    使用modelsim时的问题分析

    仿真对于FPGA设计来说至关重要,我们经常使用modelsim来进行功能仿真或者时序仿真,这样就需要将modelsim和设计软件(quartus ii)联系起来,下面是设计者在使用modelsim时可能会遇到的问题。
    的头像 发表于 10-24 18:15 ?1804次阅读
    使用<b class='flag-5'>modelsim</b>时的问题分析

    Vivado使用小技巧

    有时我们对时序约束进行了一些调整,希望能够快速看到对应的时序报告,而又不希望重新布局布线。这时,我们可以打开布线后的dcp,直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
    的头像 发表于 10-24 15:08 ?1080次阅读
    <b class='flag-5'>Vivado</b>使用小技巧

    浅谈Vivado编译时间

    随着FPGA规模的增大,设计复杂度的增加,Vivado编译时间成为一个不可回避的话题。尤其是一些基于SSI芯片的设计,如VU9P/VU13P/VU19P等,布局布线时间更是显著增加。当然,对于一些设计而言,十几个小时是合理的。但我们依然试图分析设计存在的问题以期缩短
    的头像 发表于 09-18 10:43 ?2304次阅读
    浅谈<b class='flag-5'>Vivado</b><b class='flag-5'>编译</b>时间

    ad怎么把原理图和pcb相关联

    在Altium Designer(简称AD)中,将原理图和PCB相关联是一个重要的设计步骤,它确保了从逻辑设计到物理实现的顺利过渡。以下是实现原理图和PCB相关联的步骤: 一、分配元件封装 检查并
    的头像 发表于 09-02 16:34 ?1.5w次阅读

    linux开发板如何编译curl

    在Linux开发板上编译 curl 通常涉及到几个步骤,包括准备开发环境、下载源代码、配置编译选项以及执行编译和安装过程。以下是一个基本的指南,帮助你在Linux开发板上
    的头像 发表于 08-30 15:33 ?1475次阅读

    linux驱动程序的编译方法是什么

    Linux驱动程序的编译方法主要包括两种: 与内核一起编译编译成独立的内核模块 。以下是对这两种方法的介绍: 一、与内核一起
    的头像 发表于 08-30 14:46 ?1305次阅读

    linux驱动程序的编译方法有哪两种

    Collection)或其他C/C++编译器来编译源代码文件。这种方法较为原始,需要开发者手动指定编译器选项、包含路径、文件等。然而,在
    的头像 发表于 08-30 14:39 ?1578次阅读

    MD18624N功率驱动器件规格书详解

    电子发烧友网站提供《MD18624N功率驱动器件规格书详解.pdf》资料免费下载
    发表于 08-27 11:44 ?4次下载