0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Pentek 开展的FPGA设计,缩短设计周期同时最小化风险

电子设计 ? 来源:Xilinx Blog ? 作者: Robert Sgandurra ? 2020-12-20 10:04 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

作者:Robert Sgandurra,Pnetek公司产品总监

当面对一个项目计划时,你最后一次听到“需要多长时间就花多长时间”或者“如果第一次不成功,不要担心,你总能搞定的”这些话大概是什么时候的事?很可能从来就没有过。随着FPGA变得越来越强大,处理的任务范围也越来越广,缩短设计周期并且最小化风险变得前所未有的重要。

Pentek公司作为一家商用现货(COTS)FPGA的数据处理和采集产品制造商,通常是FPGA技术与最终用户应用之间的接口。这使得Pentek处于支持客户作为工程合作伙伴的独特位置,其最终共同目标是解决他们的最终需求。 Pentek已经学到了很多关于如何缩短设计周期和最小化客户风险的知识。 以下是Pentek及其客户发现的有价值的一系列策略。

利用FPGA设计工具

Pentek公司推出的每一款基于FPGA的产品交付时都附带一整套功能包,作为IP来进行安装。尽管这些产品可以直接用来实现数据采集和处理的解决方案,但是大多数用户都会安装自己自定义的IP来进行特定应用的处理。Pentek公司推出的FPGA设计工具集搭配Zynq UltraScale+ RFSoC会提供所有生产用的IP以及一些通用功能的IP库,用户在搭建自己设计时可以用到。这些IP集成模块可以轻松的导入Xilinx Vivado设计工具,所有IP都支持AXI4协议并且可以无缝对接Xilinx提供的IP资源。这可以让我们快速访问整个设计,不用再去学习新的工具或者了解IP设计定义,从而节省了项目启动时间。

图1:利用Xilinx和Pentek向导模块组合开展的FPGA设计

使用厂家提供的IP功能

虽然每个用户的设计都是不同的,但是所需的许多功能都是相似的,每一款硬件产品所提供的IP不仅支持硬件特性,比如A/D转换板卡的数据采集或者D/A转换板卡的波形发生器,而且还支持一些比较常见的高级功能,原本这些功能可能是由硬件来处理的。Pentek公司推出的基于Zynq UltraScale+ RFSoCs的产品支持以下功能库:
? 数据采集用于抓取和传输A/D数据
? 波形生成,将数据传输给D/A或者读取存储在内存中的波形数据
? 用于雷达测试应用的雷达啁啾声和信号发生器
? A/D校正功能
? 100GigE UDP引擎
? DMA引擎用于高速数据流设计

在每种情况下用户都可以通过编辑提供的VHDL源代码来使用这些IP功能,在所有情况下从竞争的角度来看经过测试的IP加速了产品开发并且降低了风险。

简化从开发到部署的流程

Pentek公司推出的Quartz系列采用的是Zynq UltraScale+ RFSoCs,而且都是基于QuartzXM,它是一款紧凑的模块系统,包括了Zynq UltraScale+ RFSoC所需的所有电路设计

图2:Model 6001 QuartzXM RFSoC模块化系统

这个设计背后的想法很简单:解决模块电路设计和PCB方面面临的最大挑战,并且保证Zynq UltraScale+ RFSoC最佳的模拟和数字性能。当这款模块设计完成并且经过验证,Pentek公司可以扩展为各种接口形式的模块,比如PCIe和3U VPX。

图3:Model 5950,3U VPX RFSoC模块板卡(拆下盖子显示的是QuartzXM)

虽然以标准的形式提供这种设计非常重要,但是用户所能看到的最大好处是可以在有限的空间或者不满足标准形式应用部署Zynq UltraScale+ RFSoC。Pentek公司提供的工具集包含所需的电气机械和散热设计指导,让客户能够为QuartzXM设计自己的承载板卡。将如此多的功能封装在QuartzXM模块中,用户可以从一款经过验证的Zynq UltraScale+ RFSoC平台开始,专注于更简单的承载板卡设计。此外它还提供了一套标准的、低成本的、易于操作的原型开发流程,用户可以根据自己情况选择PCIe接口的Quartz模块,或者使用3U VPX形式的模块,还提供低成本的Model 8257开发模块共用户选择。开发好应用程序IP和软件之后,在需要时可以通过设计定制的载板将解决方案部署到系统中,因为这两个系统的硬件核心是相同的,所有IP和软件可以在不做任何更改的情况下从开发移植到部署系统中,所以这些设计技术都大大降低了风险,缩短了开发时间。

提供工程师对工程师的支持方式,确保产品的成功

即使提供最好的产品文档也抵不上工程师对工程师的对话交流,这对于设计的整个周期可以最小化风险同时节省时间。Pentek公司推出的所有产品都提供免费的终身技术支持服务,如果出现问题客户可以随时联系到Pentek公司的工程师。

设计周期时间和降低风险是整个项目过程中非常真实重要的一部分,尽管风险永远是开发创新过程中固有的一部分,Pentek公司的态度是认为降低风险缩短设计周期与为客户提供最高性能和创新产品是同等重要的事情。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1646

    文章

    22107

    浏览量

    621121
  • Xilinx
    +关注

    关注

    73

    文章

    2185

    浏览量

    127231
  • 波形发生器
    +关注

    关注

    3

    文章

    308

    浏览量

    32052
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    6系列和6系列B MSO示波器上削波警告如何帮助最小化削波影响(下)

    确保信号适当缩放以适应ADC的范围。使用保持信号在显示屏上而不削波的最小垂直刻度是实现更精细测量分辨率而不使ADC饱和同时保持测量完整性的最佳方式。泰克6系列MSO
    的头像 发表于 08-20 08:56 ?40次阅读
    6系列和6系列B MSO示波器上削波警告如何帮助<b class='flag-5'>最小化</b>削波影响(下)

    PCB制造商能否用盲孔显微镜大幅缩短NPI周期

    NPI周期=设计速度×制造精度×反馈速度。盲孔显微镜把“精度”和“反馈”同时拉满,PCB制造商才能在5G、AiP、车载板等高端市场抢到首发权。
    的头像 发表于 08-16 11:26 ?278次阅读

    请问CCyUSBDevice如何同时实例2个?

    CCyUSBDevice只实例化了一次能查找多台设备,且都能正常访问和控制)。 请问我的这种情况怎么解决,或者说在不同的控制软件中CCyUSBDevice如何能同时分别实例,即总共能实例2个或者多个而能正常工作,在cyusb
    发表于 05-19 07:27

    VirtualLab Fusion应用:参数优化文档介绍

    算法它“在高斯-牛顿算法和梯度下降法之间进行插值。[…]在许多情况下,它可以找到一个解决方案,即使它从非常远的最终最小值开始。”收敛是可能的,但不能保证。 所有局部最小化算法都有陷入局部极小值的风险
    发表于 02-28 08:44

    ADC124S051在每一个SCLK周期,DIN与DOUT是同时发生的吗?

    八个字节可以任意选择吗? 2、在每一个SCLK周期,DIN与DOUT是同时发生的吗? 3、接问题2.如果DIN与DOUT是同时发生的,那么在DIN选择的通道的数据是在本次DOUT还是在下一个时钟
    发表于 01-23 06:40

    使用IP核和开源库减少FPGA设计周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 项目落后于计划,12% 的项目落后计划 50% 以上。 为此,很多FPGA厂商都在自己EDA工具里嵌入I
    的头像 发表于 01-15 10:47 ?821次阅读
    使用IP核和开源库减少<b class='flag-5'>FPGA</b>设计<b class='flag-5'>周期</b>

    想使ADCEXT1和ADCEXT2的采样时间间隔缩短最小,应该怎么做?

    开始后,中间给出转换停止信号,转换周期是在4个通道都完成后停止,还是在当前通道完成后停止? 2.图47中,第一个LT是在2ms内做一次转换,还是每个step都要做转换? 3.如果我想使ADCEXT1和ADCEXT2的采样时间间隔缩短
    发表于 12-25 06:15

    为什么最小化光纤电缆中的DB损耗很重要

    在现代通信系统中,光纤电缆因其高速、高带宽和抗干扰能力强等优势,已成为数据传输的主要媒介。然而,光纤电缆在传输光信号时,由于多种因素会导致信号的衰减,这种衰减通常用分贝(dB)来表示,即DB损耗。最小化光纤电缆中的DB损耗对于确保通信系统的性能至关重要,以下是详细探讨其重要性的几个方面。
    的头像 发表于 11-28 10:18 ?745次阅读

    FPGA与ASIC的优缺点比较

    适应各种应用场景。这意味着用户可以根据需要,通过编程来更改FPGA的功能,而无需更改硬件设计。 设计周期短 :与ASIC相比,FPGA的设计、验证和生产周期更短。这主要是因为
    的头像 发表于 10-25 09:24 ?1854次阅读

    如何提高云计算的性能和效率

    的利用率。 使用最小化等待时间算法、最小化响应时间算法或最小化资源消耗算法来分配资源。 负载均衡 : 通过分布计算任务到多个服务器,提高系统的计算能力。 使用负载均衡器将用户请求分发到多个服务器上,实现并行处理。 算法优化
    的头像 发表于 10-24 09:23 ?1194次阅读

    FPGA在图像处理领域的优势有哪些?

    时,FPGA可以轻松地适应新的算法,而无需重新设计硬件。这种灵活性使得FPGA在图像处理领域具有更快的开发速度,有助于缩短产品的上市时间。同时FP
    发表于 10-09 14:36

    莱迪思FPGA器件生命周期

    电子产品的生命周期通常超过20年。这一事实使产品寿命成为FPGA器件选择的重要标准。任何公司都不希望因为FPGA即将停产而匆忙进行最后一次采购或重新设计电路板。为过时的器件寻找合适的供应商是一项复杂的工作,尤其是在原
    的头像 发表于 09-30 10:17 ?727次阅读
    莱迪思<b class='flag-5'>FPGA</b>器件生命<b class='flag-5'>周期</b>

    FPGA做深度学习能走多远?

    需重新设计和制造芯片,这样可以大大缩短产品的迭代周期,降低开发成本和风险。 ? 成本效益:相对于专用的 ASIC 芯片,FPGA 的开发和调试周期
    发表于 09-27 20:53

    CPU时钟周期、机器周期和指令周期的关系

    CPU时钟周期、机器周期和指令周期是计算机体系结构中三个紧密相连且至关重要的概念,它们共同构成了CPU执行指令和处理数据的基本时间框架。以下是对这三个周期之间关系的详细解析。
    的头像 发表于 09-26 15:38 ?6442次阅读

    最小化启动期间的输出纹波

    电子发烧友网站提供《最小化启动期间的输出纹波.pdf》资料免费下载
    发表于 08-26 11:44 ?0次下载
    <b class='flag-5'>最小化</b>启动期间的输出纹波