0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Intel 10nm酷睿上16核 大小双8核+PCIe 4.0

lyj159 ? 来源:快科技 ? 作者:宪瑞 ? 2020-03-09 08:36 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

根据Intel的路线图,2022年的时候会有十二代酷睿,代号Alder Lake,制程工艺应该是10nm了。最新的爆料显示这一代终于能上16核了,还支持PCIe 4.0,更神奇的是架构跟AMR学了一招。

VC网站得到的最新资料显示,下下下代的Alder Lake处理器(惯例来说是十二代酷睿)终于能做到16核架构了,但是这个架构有点奇特,不是常见的16个同一核心,而是分为两组——大核心8个、小核心8个。

这很容易让人联想到ARM公司在Cortex-A系处理器使用的big.LITTLE大小核架构,简单来说就是将高性能核心与低功耗核心搭配使用,最大好处就是可以降低能效。

Intel这边对大小核技术其实也有实际尝试了,那就是3D封装的Lakefield,就是4小核+1大核的架构,大核是Sunny Cove,小河是Atom产品线采用的Tremont核心,主要用于低功耗便携本等产品。

如果Alder Lake用上8+8架构来做16核,那说明Intel对大小核的掌握已经很到火候了,可以在主流CPU市场上推进了。

当然,严格来说Alder Lake处理器还有另外的核——GT1核显,不知道为何核显规模反而在Alder Lake弱化了,目前至少都是GT2核显级别的配置。

Intel 10nm酷睿上16核 大小双8核+PCIe 4.0

除了CPU核心的配置之外,Alder Lake处理器的TDP功耗也会增加,普通版会提升到80W,高端的会是125W,这跟10核的Comet Lake-S是一样的。

不过爆料显示Intel还在研究扩展TDP的方法,尝试做到150W TDP,这时候TDP越高意味着CPU频率、性能会越高,是好事。

除了大小核的16核架构之外,Alder Lake处理器还有一些全新的升级,PCIe 4.0是没跑了,这是Intel首个正式支持PCIe 4.0的桌面处理器。

至于DDR5,现在还没法确认,不过考虑到2022年的时间点,上DDR5应该不意外。

Intel 10nm酷睿上16核 大小双8核+PCIe 4.0

最关键的一点就是,Intel又要换插槽了,这次会升级到LGA1700插槽,之前也有过爆料了,所以不用太介意。

这也意味着即将发布的LGA1200插槽寿命不会太长,主要用于14nm Comet Lake及14nm Rocket Lake,也就是十代酷睿、十一代酷睿桌面版,回到之前2代升级一次的节奏。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • cpu
    cpu
    +关注

    关注

    68

    文章

    11097

    浏览量

    217657
  • intel
    +关注

    关注

    19

    文章

    3497

    浏览量

    188720
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    单核CPU网关和CPU网关有什么区别

    单核CPU网关与CPU网关的核心区别在于处理能力、多任务效率、性能表现及适用场景,CPU网关在多任务处理、复杂计算和响应速度上具有显著优势,而单核CPU网关则更适合轻量级、低负
    的头像 发表于 07-05 14:37 ?312次阅读

    请问的芯片如何调试?

    的芯片如何调试?比如有很多M4+M0的芯片,是分开调试合适可以一起调试?
    发表于 06-19 07:32

    Analog Devices Inc. ADSP-SC592 SHARC+?DSP数据手册

    Super Harvard架构(SHA)。ADSP-SC592DSP优化用于高性能音频/浮点应用,具有大容量片静态随机存取存储器 (SRAM)。主要特性包括一个强大的DMA系统(具有8
    的头像 发表于 06-07 11:37 ?417次阅读
    Analog Devices Inc. ADSP-SC592 SHARC+?<b class='flag-5'>双</b><b class='flag-5'>核</b>DSP数据手册

    如何在Aimx8ulp-evk9启用TPM?

    在 A imx8ulp-evk9 启用 TPM
    发表于 04-01 08:29

    STM32H7间如何通信?

    STM32H7间通信的方法,主要是CM7和CM4之间如何进行数据传递
    发表于 03-12 07:34

    STM32H745的FreeRTOS是单核工作还是工作?

    在STM32CubeMX 中配置的时候,FREERTOS分为_M4和_M7,应该是分布对应Cortex_M4和Cortex_M7的。 那实机运行RTOS的时候,运行的是单核还是? 这个是根据
    发表于 03-07 13:36

    明远智SD2351核心板首发:四A35+硬核AI引擎,赋能工业AIoT

    明远智作为首家基于SigmaStar SD2351芯片推出核心板的方案商,凭借其技术领先性与成熟的供应链体系,推出了一款面向工业AIoT的高性能解决方案。该核心板搭载SD2351芯片,采用四
    发表于 02-20 14:11

    PCIe 4.0与3.0的区别 PCIe设备的故障排除方法

    字节/秒)。 相比之下,PCIe 3.0的吞吐量为8 GT/s,理论最大带宽为16 GB/s。 数据速率 : PCIe 4.0的数据速率为
    的头像 发表于 11-26 15:12 ?5872次阅读

    全志T113异构处理器的使用基于Tina Linux5.0——异构通信验证

    6、通信验证 6.1、C906小创建通讯节点 在C906小串口终端建立两个通讯节点用于监听数据,输入eptdev_bind test 2 cpu0 >eptdev_bin
    发表于 11-20 09:47

    pcie 4.0pcie 5.0的区别

    发展到了第五代。 一、带宽和数据传输速率 PCIe总线的一个关键特性是其带宽,即数据传输速率。PCIe 4.0的带宽是PCIe 3.0的两倍,达到了每通道
    的头像 发表于 11-13 10:35 ?1.5w次阅读

    PCIe 4.0PCIe 3.0的性能对比

    4.0相较于PCIe 3.0,最直观的提升就是带宽的增加。PCIe 3.0的单通道带宽为8 GT/s(Giga Transfers per second),而
    的头像 发表于 11-06 09:22 ?1.4w次阅读

    高斯滤波的卷积怎么确定

    高斯滤波的卷积确定主要依赖于高斯函数的特性以及图像处理的具体需求。以下是确定高斯滤波卷积的几个关键步骤: 一、确定卷积大小 卷积
    的头像 发表于 09-29 09:29 ?1777次阅读

    [XILINX] 正点原子ZYNQ7035/7045/7100开发板发布、ZYNQ 7000系列、ARM、PCIe2.0、SFPX2!

    正点原子FPGA新品ZYNQ7035/7045/7100开发板,ZYNQ 7000系列、ARM、PCIe2.0、SFPX2! 正点原子Z100 ZYNQ开发板,搭载Xilinx Zynq7000
    发表于 09-02 17:18

    龙芯中科胡伟武:3B6600 八桌面 CPU 性能将达到英特尔中高端 12~13 代水平

    推出的桌面端 CPU 龙芯 3A6000,实测性能相当于英特尔公司 2020 年上市的第十代处理器;龙芯今年研制成功的16 及 3
    发表于 08-13 11:16

    Intel:13/14代补丁几乎无损性能!未来所有产品都安全

    快科技8月9日消息,Intel官方宣布,正在向各大OEM、ODM厂商发放0x129版本的微代码补丁,解决在13/14代台式机处理器平台微代码发送错误请求导致电压升高继而不稳定的问题
    的头像 发表于 08-12 10:37 ?776次阅读
    <b class='flag-5'>Intel</b>:13/14代<b class='flag-5'>酷</b><b class='flag-5'>睿</b>补丁几乎无损性能!未来所有产品都安全