0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

芯片工艺越先进,成本就会降低

汽车玩家 ? 来源:今日头条 ? 作者:互联网乱侃秀 ? 2020-02-21 20:36 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

众所周知,目前世界上芯片制造水平最强的是台积电,目前是第二代7nm工艺,也就是华为麒麟990 5G版采用的7nmEUV工艺,不过台积电今年会进入到5nm。

而另一芯片制造巨头三星目前的水平也在7nm,预计今年也会进入到5nm,另外三星还表示预计将于2022年开启大规模量产3nm的艺的芯片。

而大陆最强的中芯国际2019年下去年量产14nm,至于7nm、5nm技术,估计还遥遥无期,暂时无法估计,不过中芯国际也表示了,会继续研究下去,努力追上世界上最领先的水平,意思就是还会往10nm、7nm、5nm、3nm等去努力。

在大家的认识里面,芯片工艺越先进,那么芯片的性能就会越强,那么芯片工艺的提升,带来的最大好处,真的是性能的提升么?其实并不是的,而是芯片成本的降低。

我们知道芯片其实是由晶体管构成的,而台积电表过,晶体管的大小是不变的。而我们知道的这个多少nm工艺,其实是指的晶体管门电路的宽度,而不是晶体管的大小。

而工艺越先进,这个宽带就越小,那么同样面积下,晶体管就会越多,做到越密集,然后这块芯片的面积就越小,使用的晶圆也就越小,这样就会让成本降低很多了。

此外,随着工艺的提升,降了能够大量的节省材料外,还能够减少芯片的发热和功耗,所以通常芯片制程工艺上升之后,芯片的频率也会随着提高。以之前三星的3nm芯片为例,当时称而与5nm相比,3nm制程能将芯片尺寸缩小35%。

而35%的面积缩小,就意味着硅晶圆能够节省35%,这个才是最大的作用,而不是体现在性能上,毕竟就算工艺差一点,只要面积大,晶体管多,性能还是可以上去的。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    460

    文章

    52735

    浏览量

    444054
  • 台积电
    +关注

    关注

    44

    文章

    5763

    浏览量

    170468
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    LED芯片亮,发热量越大,还是芯片暗,发热量越大?

    LED芯片亮,发热量越大,还是芯片暗,发热量越大?遇到这个问题,相信很多人都会认为是芯片
    的头像 发表于 07-21 16:16 ?218次阅读
    LED<b class='flag-5'>芯片</b><b class='flag-5'>越</b>亮,发热量越大,还是<b class='flag-5'>芯片</b><b class='flag-5'>越</b>暗,发热量越大?

    芯片封装工艺详解

    封装工艺正从传统保护功能向系统级集成演进,其核心在于平衡电气性能、散热效率与制造成本?。 一、封装工艺的基本概念 芯片封装是将半导体芯片通过
    的头像 发表于 04-16 14:33 ?1024次阅读

    先进封装工艺面临的挑战

    先进制程遭遇微缩瓶颈的背景下,先进封装朝着 3D 异质整合方向发展,成为延续摩尔定律的关键路径。3D 先进封装技术作为未来的发展趋势,使芯片串联数量大幅增加。
    的头像 发表于 04-09 15:29 ?552次阅读

    租用站群服务器时如何降低成本?

    在租用站群服务器时,降低成本是许多站群管理者关注的重要问题。主机推荐小编为您整理发布租用站群服务器时如何降低成本,以下是一些实用的策略和建议,有助于在保持性能的同时降低租用成本
    的头像 发表于 01-22 10:45 ?392次阅读

    如何降低半导体设备防震基座的制造成本

    降低半导体设备防震基座的制造成本,可从优化设计、成本控制、生产管理和供应链管理等方面着手
    的头像 发表于 01-09 16:07 ?586次阅读
    如何<b class='flag-5'>降低</b>半导体设备防震基座的制造<b class='flag-5'>成本</b>?

    其利天下技术开发|目前先进芯片封装工艺有哪些

    先进封装是“超越摩尔”(MorethanMoore)时代的一大技术亮点。当芯片在每个工艺节点上的微缩越来困难、也越来昂贵之际,工程师们将
    的头像 发表于 01-07 17:40 ?1674次阅读
    其利天下技术开发|目前<b class='flag-5'>先进</b>的<b class='flag-5'>芯片</b>封装<b class='flag-5'>工艺</b>有哪些

    联发科调整天玑9500芯片制造工艺

    近日,据外媒最新报道,联发科正在积极筹备下一代旗舰级芯片——天玑9500,并计划在今年末至明年初正式推出这款备受期待的芯片。 原本,联发科有意采用台积电最先进的2nm工艺来制造天玑95
    的头像 发表于 01-06 13:48 ?681次阅读

    先进封装中RDL工艺介绍

    Hello,大家好,今天我们来聊聊,先进封装中RDL工艺。 RDL:Re-Distribution Layer,称之为重布线层。是先进封装的关键互连工艺之一,目的是将多个
    的头像 发表于 01-03 10:27 ?3341次阅读
    <b class='flag-5'>先进</b>封装中RDL<b class='flag-5'>工艺</b>介绍

    【「大话芯片制造」阅读体验】+ 芯片制造过程和生产工艺

    今天阅读了最感兴趣的部分——芯片制造过程章节,可以用下图概括: 芯片的制造工序可分为前道工序和后道工序。前道工序占整个芯片制造80%的工作量,由数百道工艺组成,可见
    发表于 12-30 18:15

    PCB盲孔加工控制成本的方法

    的设计,减少不必要的复杂性。盲孔的设计简单,设计成本就越低。 标准化设计:使用标准尺寸和标准工艺,避免特殊要求,这样可以减少设计时间和成本。 2. 加工
    的头像 发表于 11-23 16:34 ?774次阅读
    PCB盲孔加工控制<b class='flag-5'>成本</b>的方法

    先进封装中互连工艺凸块、RDL、TSV、混合键合的新进展

    谈一谈先进封装中的互连工艺,包括凸块、RDL、TSV、混合键合,有哪些新进展?可以说,互连工艺先进封装的关键技术之一。在市场需求的推动下,传统封装不断创新、演变,出现了各种新型的封装
    的头像 发表于 11-21 10:14 ?3488次阅读
    <b class='flag-5'>先进</b>封装中互连<b class='flag-5'>工艺</b>凸块、RDL、TSV、混合键合的新进展

    降低成本城域网

    电子发烧友网站提供《降低成本城域网.pdf》资料免费下载
    发表于 10-12 11:46 ?0次下载
    <b class='flag-5'>降低成本</b>城域网

    电子封装 | Die Bonding 芯片键合的主要方法和工艺

    DieBound芯片键合,是在封装基板上安装芯片工艺方法。本文详细介绍一下几种主要的芯片键合的方法和工艺。什么是
    的头像 发表于 09-20 08:04 ?2109次阅读
    电子封装 | Die Bonding <b class='flag-5'>芯片</b>键合的主要方法和<b class='flag-5'>工艺</b>

    使用MSP430? MCU降低PLC模拟输入模块的成本

    电子发烧友网站提供《使用MSP430? MCU降低PLC模拟输入模块的成本.pdf》资料免费下载
    发表于 09-07 09:42 ?0次下载
    使用MSP430? MCU<b class='flag-5'>降低</b>PLC模拟输入模块的<b class='flag-5'>成本</b>

    CC2340系统降低成本的方案剖析

    电子发烧友网站提供《CC2340系统降低成本的方案剖析.pdf》资料免费下载
    发表于 08-27 09:43 ?0次下载
    CC2340系统<b class='flag-5'>降低成本</b>的方案剖析