0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB叠层设计是怎样的

PCB线路板打样 ? 来源:面包板 ? 作者:面包板 ? 2020-03-12 16:41 ? 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

总的来说叠层设计主要要遵从两个规矩:

1. 每个走线层都必须有一个邻近的参考层(电源或地层);2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容;下面列出从两层板到八层板的叠层来进行示例讲解:

一、单面PCB板和双面PCB板的叠层

对于两层板来说,由于板层数量少,已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑;单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因信号回路面积过大,不仅产生了较强的电磁辐射,而且使电路对外界干扰敏感。要改善线路的电磁兼容性,最简单的方法是减小关键信号的回路面积。

关键信号:从电磁兼容的角度考虑,关键信号主要指产生较强辐射的信号和对外界敏感的信号。能够产生较强辐射的信号一般是周期性信号,如时钟或地址的低位信号。对干扰敏感的信号是指那些电平较低的模拟信号。

单、双层板通常使用在低于10KHz的低频模拟设计中:

1)在同一层的电源走线以辐射状走线,并最小化线的长度总和;2)走电源、地线时,相互靠近;在关键信号线边上布一条地线,这条地线应尽量靠近信号线。这样就形成了较小的回路面积,减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后,就形成了一个面积最小的回路,信号电流肯定会取到这个回路,而不是其它地线路径。

3)如果是双层线路板,可以在线路板的另一面,紧靠近信号线的下面,沿着信号线布一条地线,一线尽量宽些。这样形成的回路面积等于线路板的厚度乘以信号线的长度。

二、四层板的叠层

1. SIG-GND(PWR)-PWR (GND)-SIG;2. GND-SIG(PWR)-SIG(PWR)-GND;对于以上两种叠层设计,潜在的问题是对于传统的1.6mm(62mil)板厚。层间距将会变得很大,不仅不利于控制阻抗,层间耦合及屏蔽;特别是电源地层之间间距很大,降低了板电容,不利于滤除噪声。

对于第一种方案,通常应用于板上芯片较多的情况。这种方案可得到较好的SI性能,对于EMI性能来说并不是很好,主要要通过走线及其他细节来控制。主要注意:地层放在信号最密集的信号层的相连层,有利于吸收和抑制辐射;增大板面积,体现20H规则。

对于第二种方案,通常应用于板上芯片密度足够低和芯片周围有足够面积(放置所要求的电源覆铜层)的场合。此种方案PCB的外层均为地层,中间两层均为信号 /电源层。信号层上的电源用宽线走线,这可使电源电流的路径阻抗低,且信号微带路径的阻抗也低,也可通过外层地屏蔽内层信号辐射。从EMI控制的角度看, 这是现有的最佳4层PCB结构。

注意:中间两层信号、电源混合层间距要拉开,走线方向垂直,避免出现串扰;适当控制板面积,体现20H规则;如果要控 制走线阻抗,上述方案要非常小心地将走线布置在电源和接地铺铜的下边。另外,电源或地层上的铺铜之间应尽可能地互连在一起,以确保DC和低频的连接性。

三、六层板的叠层

对于芯片密度较大、时钟频率较高的设计应考虑6层板的设计,推荐叠层方式:

1.SIG-GND-SIG-PWR-GND-SIG;对于这种方案,这种叠层方案可得到较好的信号完整性,信号层与接地层相邻,电源层和接地层配对,每个走线层的阻抗都可较好控制,且两个地层都是能良好的吸收磁力线。并且在电源、地层完整的情况下能为每个信号层都提供较好的回流路径。

2.GND-SIG-GND-PWR-SIG -GND;对于这种方案,该种方案只适用于器件密度不是很高的情况,这种叠层具有上面叠层的所有优点,并且这样顶层和底层的地平面比较完整,能作为一个较好的屏蔽层 来使用。需要注意的是电源层要靠近非主元件面的那一层,因为底层的平面会更完整。因此,EMI性能要比第一种方案好。

小结:对于六层板的方案,电源层与地层之间的间距应尽量减小,以获得好的电源、地耦合。但62mil的板厚,层间距虽然得到减小,还是不容易把主电源与地 层之间的间距控制得很小。对比第一种方案与第二种方案,第二种方案成本要大大增加。因此,我们叠层时通常选择第一种方案。设计时,遵循20H规则和镜像层 规则设计。

四、八层板的叠层

1、由于差的电磁吸收能力和大的电源阻抗导致这种不是一种好的叠层方式。它的结构如下:

1.Signal 1 元件面、微带走线层

2.Signal 2 内部微带走线层,较好的走线层(X方向)3.Ground

4.Signal 3 带状线走线层,较好的走线层(Y方向)5.Signal 4 带状线走线层

6.Power

7.Signal 5 内部微带走线层

8.Signal 6 微带走线层

2、是第三种叠层方式的变种,由于增加了参考层,具有较好的EMI性能,各信号层的特性阻抗可以很好的控制。

1.Signal 1 元件面、微带走线层,好的走线层2.Ground 地层,较好的电磁波吸收能力

3.Signal 2 带状线走线层,好的走线层

4.Power 电源层,与下面的地层构成优秀的电磁吸收 5.Ground 地层6.Signal 3 带状线走线层,好的走线层

7.Power 地层,具有较大的电源阻抗

8.Signal 4 微带走线层,好的走线层

3、最佳叠层方式,由于多层地参考平面的使用具有非常好的地磁吸收能力。

1.Signal 1 元件面、微带走线层,好的走线层2.Ground 地层,较好的电磁波吸收能力

3.Signal 2 带状线走线层,好的走线层

4.Power 电源层,与下面的地层构成优秀的电磁吸收 5.Ground 地层6.Signal 3 带状线走线层,好的走线层

7.Ground 地层,较好的电磁波吸收能力

8.Signal 4 微带走线层,好的走线层

对于如何选择设计用几层板和用什么方式的叠层,要根据板上信号网络的数量,器件密度,PIN密度,信号的频率,板的大小等许多因素。对于这些因素我们要综 合考虑。对于信号网络的数量越多,器件密度越大,PIN密度越大,信号的频率越高的设计应尽量采用多层板设计。为得到好的EMI性能最好保证每个信号层都 有自己的参考层。

责任编辑:ct

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4372

    文章

    23549

    浏览量

    411854
  • PCB设计
    +关注

    关注

    396

    文章

    4827

    浏览量

    91211
  • 可制造性设计

    关注

    10

    文章

    2065

    浏览量

    16140
  • 华强pcb线路板打样

    关注

    5

    文章

    14629

    浏览量

    44032
  • abg欧博DFM
    +关注

    关注

    20

    文章

    3507

    浏览量

    5654
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    如何为EMC设计选择PCB结构

    在设计电磁兼容性(EMC)表现优异的 PCB 时,结构的选择是需要掌握的核心概念之一。
    的头像 发表于 07-15 10:25 ?2999次阅读
    如何为EMC设计选择<b class='flag-5'>PCB</b><b class='flag-5'>叠</b><b class='flag-5'>层</b>结构

    隆基最新Nature:非对称自组装分子刷新钙钛矿/硅电池效率至34.58%!

    在绒面硅基板上实现高有序、均匀覆盖的自组装单分子(SAMs)是提升钙钛矿/硅电池(TSCs)效率的关键难题。本文开发了一种不对称自组装单分子HTL201作为空穴选择
    的头像 发表于 07-11 09:03 ?726次阅读
    隆基最新Nature:非对称自组装分子刷新钙钛矿/硅<b class='flag-5'>叠</b><b class='flag-5'>层</b>电池效率至34.58%!

    Allegro Skill工艺辅助之导入模板

    PCB设计中,导入模板能够确保设计的标准化和规范化,避免因手动设置参数而可能出现的错误或不一致情况。
    的头像 发表于 07-10 17:10 ?1949次阅读
    Allegro Skill工艺辅助之导入<b class='flag-5'>叠</b><b class='flag-5'>层</b>模板

    PCB设计避坑指南

    每次PCB设计最让你头疼的是什么?是密密麻麻的走线?还是让人抓狂的EMI问题?问题的根源可能藏在你看不见的地方——PCB结构。当你的设计从实验室小批量转到批量生产时,是否遇到过信号
    的头像 发表于 06-25 07:36 ?1890次阅读
    <b class='flag-5'>PCB</b><b class='flag-5'>叠</b><b class='flag-5'>层</b>设计避坑指南

    PCB设计避坑指南

    每次PCB设计最让你头疼的是什么?是密密麻麻的走线?还是让人抓狂的EMI问题?问题的根源可能藏在你看不见的地方—— PCB结构 。 当你的设计从实验室小批量转到批量生产时,是否遇到
    发表于 06-24 20:09

    母排在IGBT变流器中的应用(2)

    回路中各环节电感值对于减小回路的总杂散电感而言十分重要。由于直流支撑电容器和IGBT的内部电感是定值,其降低只能通过器件制造商提高制造和工艺水平来实现。IGBT 和母排间若采用螺钉连接方式,其电感值也基本固定。因此,减小叠
    的头像 发表于 06-17 09:52 ?1137次阅读
    <b class='flag-5'>叠</b><b class='flag-5'>层</b>母排在IGBT变流器中的应用(2)

    天合光能再度刷新组件功率世界纪录

    继6月9日宣布钙钛矿/晶体硅30.6%组件效率及829W组件功率双世界纪录后,天合光能今日再传喜讯——
    的头像 发表于 06-13 15:58 ?489次阅读

    天合光能钙钛矿晶体硅组件再次刷新世界纪录

    天合光能宣布,其光伏科学与技术全国重点实验室自主研发的大面积钙钛矿/晶体硅组件在转换效率方面取得重大突破,经德国夫琅禾费太阳能研究所(Fraunhofer ISE)独立测试认证,面积为1185cm?的实验室
    的头像 发表于 06-11 16:03 ?431次阅读

    捷多邦专家解读:如何选择最优PCB方案?

    PCB设计中,多层板的设计直接影响信号完整性、电源分配和EMC性能。合理的结构不仅能提升电路板的可靠性,还能优化生产成本。作为行业
    的头像 发表于 05-11 10:58 ?265次阅读

    HDMI2.0滤波保护共模滤波器介绍

    文章详细介绍了HDMI2.0滤波保护共模滤波器的应用背景和技术细节。HDMI2.0作为高清多媒体接口标准,带宽能力显著提升至18 Gbps,但也带来了电磁辐射风险增加的问题。文中分析了
    发表于 05-07 17:25 ?0次下载

    隆基再次刷新晶硅-钙钛矿电池转换效率世界纪录

    近日,经美国国家可再生能源实验室(NREL)认证,隆基自主研发的晶硅-钙钛矿两端电池转换效率达到34.85%,再次刷新晶硅-钙钛矿电池转换效率世界纪录。消息一出,关于隆基“量产
    的头像 发表于 04-27 14:01 ?477次阅读

    效率超30%!双面钙钛矿/晶硅电池的IBC光栅设计与性能优化

    全球正致力于提升钙钛矿光伏电池的效率,其中太阳能电池(TSCs)因其高效率、低热损耗和易于集成成为研究热点。本研究采用美能绒面反射仪RTIS等先进表征手段,系统分析了双面钙钛矿/硅
    的头像 发表于 04-16 09:05 ?629次阅读
    效率超30%!双面钙钛矿/晶硅<b class='flag-5'>叠</b><b class='flag-5'>层</b>电池的IBC光栅设计与性能优化

    天合光能钙钛矿晶体硅技术再破世界纪录

    今日,位于天合光能的光伏科学与技术全国重点实验室宣布钙钛矿晶体硅技术再破纪录,其自主研发的210mm大面积钙钛矿/晶体硅两端太阳电池,经德国夫琅禾费太阳能研究所下属的检测实验室
    的头像 发表于 04-11 15:50 ?491次阅读

    高频 PCB 设计:牵一发而动全身,优化策略大起底

    RF PCB堆叠是一种设计方法,其中多个印刷电路板(PCB以特定结构堆叠在一起,以实现电子元件的连接和功能。 通过堆叠,设计人员能够在有限的空间内增加电路板的密度,同时实现多样化的功能,这在现代
    的头像 发表于 03-07 13:46 ?454次阅读
    高频 <b class='flag-5'>PCB</b> <b class='flag-5'>叠</b><b class='flag-5'>层</b>设计:牵一发而动全身,优化策略大起底

    如何根据贴片电感参数进行选型

    如何根据贴片电感参数进行选型 gujing 编辑:谷景电子 对于大部分电子设备来说,贴片电感的选择是一个特别重要的部分,它直接影响到电路的性能和稳定性。即使我们已经在多篇文章中
    的头像 发表于 10-18 19:14 ?584次阅读