一种高速流水线乘法器结构
大小：0.62 MB 人气： 2018-03-15 需要积分：0
标签：乘法器(36712)
设计了一种新颖的32×32位高速流水线乘法器结构．该结构所采用的新型Radix-16 Booth算法吸取了冗余Booth编码与改进Booth编码的优点，能简单、快速地产生复杂倍数．设计完成的乘法器只产生9个部分积，有效降低了部分积压缩阵列的规模与延时．通过对5级流水线关键路径中压缩阵列和64位超前进位（CLA）加法器的优化设计，减少了乘法器的延时和面积．经现场可编程逻辑器件仿真验证表明，与采用Radix-8 Booth算法的乘法器相比，该乘法器速度提高了11%，硬件资源减少了3%．
非常好我支持^.^
(0) 0%
不好我反对
(0) 0%
下载地址
一种高速流水线乘法器结构下载
相关电子资料下载
- 优秀的Verilog/FPGA开源项目-浮点运算器（FPU）介绍 885
- Alpha半透明图形叠加算法Matlab+Verilog的设计实现 358
- 一款以32位ARMCortexTM-M0处理器内核为基础的高性价比安全MCU 350
- 莱迪思在硬件产品层面推出了“Nexus+Avant” 307
- 优化单片机程序代码的策略与方法 242
- 基于FPGA的高效乘法器 407
- Arm Helium技术诞生的由来 为何不直接采用Neon？ 1128
- verilog运算符的优先级 1198
- 如何利用xilinx器件中LUT的结构特征设计乘法器呢？ 704
- 布斯算法（Booth Algorithm）乘法器的Verilog实现 1308